Infineon Technologies TC1784, Руководство пользователя

Страница: 875 / 2350

TC1784
Direct Memory Access Controller (DMA)
User´s Manual 11-57 V1.1, 2011-05
DMA, V3.03
The Suspend Mode Register contains bits for each DMA channel that make it possible
to enable/disable its Soft-suspend Mode capability and that indicate its suspend status.
DMA_SUSPMR
DMA Suspend Mode Register
(068
H
) Reset Value: 0000 0000
H
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16
SUS
AC
17
SUS
AC
16
SUS
AC
15
SUS
AC
14
SUS
AC
13
SUS
AC
12
SUS
AC
11
SUS
AC
10
SUS
AC
07
SUS
AC
06
SUS
AC
05
SUS
AC
04
SUS
AC
03
SUS
AC
02
SUS
AC
01
SUS
AC
00
rh rh rh rh rh rh rh rh rh rh rh rh rh rh rh rh
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
SUS
EN
17
SUS
EN
16
SUS
EN
15
SUS
EN
14
SUS
EN
13
SUS
EN
12
SUS
EN
11
SUS
EN
10
SUS
EN
07
SUS
EN
06
SUS
EN
05
SUS
EN
04
SUS
EN
03
SUS
EN
02
SUS
EN
01
SUS
EN
00
rw rw rw rw rw rw rw rw rw rw rw rw rw rw rw rw
Field Bits Type Description
SUSEN0n
(n = 0-7) n rw Suspend Enable for DMA Channel 1n
This bit enables the soft suspend capability
individually for each DMA channel 0n.
0
B
DMA channel 0n is disabled for Soft-suspend
Mode. The DMA channel 0n does not react on
an active suspend request signal SUSREQ.
1
B
DMA channel 0n is enabled for Soft-suspend
Mode. If the suspend request signal SUSREQ
becomes active, a DMA transaction of DMA
channel 0n is stopped after the current DMA
transfer has been finished
Soft-suspend Mode can be terminated when
SUSEN0n is written with 0.