GRUNDIG Service
2 - 3
GV 54…, GV 56 …, SE 5106…
Beschreibungen / Descriptions
With V
cc
< V
dis1
, the IC7010 changes to the polling operation mode
(Burst Mode). The short-circuiting power is low because the interval
between the half-wave starts is large. The pulse width is reduced along
with the decreasing load. The switching frequency increases to the
oscillator frequency of IC7010 which is determined at Pin 10 by C2012.
If the load continues to decrease, IC7010 switches the frequency back
to approx. 50kHz (standby operation) from a certain threshold of the
voltage at Pin 7 (depending on the external circuit connected to
Pins 12 / 16). As a result, the switching losses at the transistor are low.
Overvoltage
At an operating voltage V
cc
> 17V at Pin 1 of IC7010 the output stage
is switched off.
Excess Temperature
IC7010 is fitted with an excess-temperature sensor for blocking the
logic if the permissible chip temperatures are exceeded (typ. 155
o
C).
After the temperature has fallen a new start-up is possible by re-
connecting the video recorder to the mains.
Bei V
cc
< V
dis1
wechselt der IC7010 in den Abfragebetrieb (Burst
Mode). Die Kurzschlußleistung ist gering, da das Intervall zwischen
den Halbwellenanläufen groß ist. Bei sinkender Last wird die Impuls-
breite reduziert. Die Schaltfrequenz erhöht sich bis zur Oszillator-
frequenz des IC7010, die an Pin 10 mit C2012 festgelegt ist. Sinkt die
Last weiter, schaltet der IC7010 ab einer bestimmten Schwelle der
Spannung an Pin 7 (abhängig von der Beschaltung an den Pins 12 / 16)
die Frequenz auf ca. 50kHz zurück (Standby-Betrieb). Dadurch wer-
den die Schaltverluste am Transistor niedrig gehalten.
Überspannung
Bei einer Betriebsspannung V
cc
> 17V an Pin 1 des IC7010 sperrt die
Ausgangsstufe.
Übertemperatur
Der IC7010 besitzt einen Übertemperatursensor, der die Logik bei zu
hohen Chip-Temperaturen (typ. 155
o
C) blockiert. Nach Rückgang der
Temperatur ist ein erneuter Anlauf möglich nach erneutem Anschlie-
ßen des Gerätes ans Netz.
2. Chassisplatte (OFBG)
2.1 Chassisplatte – Ablaufsteuerung (CC)
Funktionsübersicht:
Die Steuerung des Videorecorders übernimmt der Hauptrechner
(Central Controller, IC7300), der über diverse Bus-Systeme periphere
Funktionsgruppen kontrolliert. Die Kommunikation mit dem Laufwerks-
rechner (Deck Controller, IC7100), der das Laufwerk steuert, erfolgt
über die Steckerkontakte 1532-(12) "DATD1" und 1532-(10) "CLKD1",
die Kommunikation mit dem Bedienrechner (Display Controller) über
die I
2
C-Bus Steckerkontakte 1510-(3/4) und das Bus-Interface (INT)
über Steckerkontakt 1510-(9).
Die Ablaufsteuerung ist in folgende Funktionsgruppen unterteilt:
2.1.1 Hauptrechner mit externem Speicher und Parallel-RAM
2.1.2 Funktions- und Schaltspannungserzeugung
2.1.3 RESET der Laufwerksteuerung (DE) und der Bedieneinheit (DC)
2.1.4 Diverse Bus-Systeme
2.1.5 Analogeingänge des Hauptrechners
2.1.6 VPS-Programmabfrage
2.1.7 Uhr-RAM und EEPROM
2.1.1 Hauptrechner mit externem Speicher und Parallel-RAM
Der Hauptrechner (Central Controller) IC7300 übernimmt die Haupt-
steuerung des Gerätes. Die Vielzahl der auftretenden Aufgaben sind
mit dem internen Programmspeicher, 6kByte-ROM, nicht zu bewälti-
gen. Hierfür ist es erforderlich, externe Programmspeicher zu verwen-
den. Dazu benötigt man ein EPROM (je nach Geräteausführung
256kB…512kB), IC7250, und
einen Adress-LATCH, IC7245,
der den Zugriff auf das EPROM
mit steuert. Der Adressbereich
des Hauptrechners läßt nur eine
64kByte-Adressierung zu. Mit
der Adresserweiterung "Bank
Switching", IC7300-(10) ist die
Adressierung von bis zu
512kByte möglich. Damit auf
das EPROM zugegriffen wer-
den kann, ist an IC7300-(50)
"
EA
" Massepotential. Am
Port 0 (Pins 37…44) des Haupt-
rechners ist die "Low Order
Address" und am Port 2
(Pins 45…49, 53…55) die "High
Order Address". Nach dem
Schalten des Adress-LATCH
über IC7300-(51) "ALE" wer-
den über Port 0 Daten eingele-
sen. Da das interne RAM des
Hauptrechners mit 256Byte für
eine Programmierung in "C"
nicht ausreicht, setzt man ein
externes 8kByte-Static-RAM, IC7255, als Datenspeicher ein. Der
Hauptrechner steuert den Zugriff (Lesen und Schreiben) auf das RAM
über Pin 22 "
OE
" und Pin 27 "
WE
" des IC7255, während gleichzeitig
das EPROM IC7250 über Pin 24 "
OE
" abgeschaltet ist.
T0, T1
TWO 16-BIT
TIMER/EVENT
COUNTERS
CPU
PROGRAM
MEMORY
6K X 8
RAM
DATA
MEMORY
256 X 8
RAM
PWM
ADC
8-BIT INTERNAL BUS
PARALLEL
I/O PORTS
&
EXT BUS
SERIAL
UART
PORT
8-BIT
I/O
PORT
16-BIT
TIMER/
EVENT
COUNTER
I C
INTER-
FACE
2
T3
WATCH-
DOG
TIMER
P0
P1
P2
P3
TXD
RXD
P4
T2
T2EX SCL SDA
RST EWN
STADC
ADC0-3
AV
REFP
AV
SS
PWM0
T0
T1
INT0 INT1
INT2…INT8
XTAL1
XTAL2
EA
ALE
PSEN
WR
RD
AD
0-7
A
8-15
0
2
3
3
1
1
1
1
1
3
3
3
3
1
7
83CL580
0
1
2
3
ALTERNATE FUNCTION OF PORT 0
ALTERNATE FUNCTION OF PORT 1
ALTERNATE FUNCTION OF PORT 2
ALTERNATE FUNCTION OF PORT 3
POWER
SUPPLY
V
DD
V
SS
3
3
2. Family Board (OFBG)
2.1 Family Board – Sequence Control (CC)
Function Overview:
Control of the video recorder is effected by the central processing unit
(Central Controller IC7300) which controls peripheral function groups
via various bus systems. It communicates with the tape deck computer
(Deck Controller, IC 7100) which drives the tape deck via the plug
contacts 1532-(12) "DATD1" and 1532-(10) "CLKD1", communication
with the keyboard control computer (Display Controller) takes place via
the I
2
C-bus plug contacts 1510-(3/4) and the bus interface (INT) via
plug contact 1510-(9).
The sequence control consists of the following function groups:
2.1.1 Central processing unit with external memory and parallel RAM
2.1.2 Function and switching voltage generation
2.1.3 RESET of the tape deck control (DE) and the keyboard control
unit (DC)
2.1.4 Various bus systems
2.1.5 Analog inputs of the central processing unit
2.1.6 VPS programme scanning
2.1.7 Clock-RAM and EEPROM
2.1.1 CPU with External Memory and Parallel RAM
The central processing unit (Central Controller) IC7300 has complete
control of the video recorder. The multitude of tasks cannot be
accomplished by the internal 6kByte-ROM programme memory so that
external programme memories are needed. For this an EPROM
(256kB…512kB depending on
the version of the video re-
corder), IC7250, is used as well
as an address LATCH, IC7245,
which controls the access to
the EPROM. The address range
of the CPU allows only 64kByte
addressing. With the address
extension "Bank Switching",
IC7300-(10), addressing of up
to 512kBytes is possible. To
permit access to the EPROM,
chassis potential is applied to
IC7300-(50) "
EA
". Port 0 (Pins
37…44) of the central process-
ing unit is the "Low Order Ad-
dress" and Port 2 (Pins 45…49,
53…55) is the "High Order Ad-
dress". When the Address
LATCH is enabled via
IC7300-(51) "ALE" data is read
in via Port 0. Since the internal
256Byte-RAM of the central
processing unit is not sufficient
for being programmed in "C",
an external 8kByte-Static-RAM, IC7255, is used as data memory. The
central processing unit controls the access (reading and writing) to the
RAM via Pin 22 "
OE
" and Pin 27 "
WE
" of IC7255 while the EPROM
IC7250 is switched off at the same time via Pin 24 "
OE
".
