background image

 

EVAL-ADXL375 User Guide 

UG-598 

One

 Technology Way • P.O. Box 9106 • Norwood, MA 02062-9106, U.S.A. • Tel: 781.329.4700 • Fax: 781.461.3113 • www.analog.com 

 

3-Axis, ±200 g Digital Accelerometer Evaluation Board  

 

 
PLEASE SEE THE LAST PAGE FOR AN IMPORTANT  
WARNING AND LEGAL TERMS AND CONDITIONS.

 

Rev. 0 | Page 1 of 2 

GENERAL DESCRIPTION 

The 

EVAL-ADXL375Z

 is a simple evaluation board that allows 

quick evaluation of the performance of the 

ADXL375

 3-axis 

digital accelerometer. The 

EVAL-ADXL375Z 

has two sets of 

0.1 inch spaced vias, for population of a 4-pin and 5-pin header, 
for access to all power and signal lines. The vias or headers 
allow the evaluation board to be attached to a prototyping 
board (breadboard) or attached to the PCB in an existing 
system. Four holes are provided for mechanical attachment  
of the 

EVAL-ADXL375Z 

to the application. An external host 

processor is required for communication to the part. 
The dimensions of the 

EVAL-ADXL375Z 

are 20 mm × 20 mm 

with mounting holes set 15 mm × 15 mm at the corners of the 
printed circuit board (PCB). 

CIRCUIT DESCRIPTION 

The schematic of the 

EVAL-ADXL375Z 

is shown in Figure 2. 

See the 

ADXL375

 data sheet for configuration of the 

accelerometer after it is connected to the application host 
processor. 
The PCB layout of the 

EVAL-ADXL375Z 

is shown in Figure 1. 

The 

EVAL-ADXL375Z 

has three factory installed capacitors for 

bypass: two 100 nF capacitors and a 10 μF capacitor. C1 and C2 
are V

S

 bypass capacitors to reduce analog supply noise and C3, 

located between V

DD I/O

 and GND, is provided to reduce digital 

clocking noise. 

HANDLING CONSIDERATIONS 

The 

EVAL-ADXL375Z 

is not reverse polarity protected. Reversing 

the V

S

 or V

DD I/O

 supply and GND pins can cause damage to the 

ADXL375

Dropping the 

EVAL-ADXL375Z 

on a hard surface can generate 

several thousand 

g

’s of acceleration, which may exceed the data 

sheet absolute maximum limits. See the 

ADXL375

 data sheet 

for more information. 

 

Figure 1. Physical Layout 

EVALUATION BOARD SCHEMATIC 

 

Figure 2. Schematic 

 

 

 

345C

C1

C2

C3

U1

EVAL-ADXL345Z

VIO

GND

CS

VS

J1

J2

375Z

C1

C2

C3

U1

EVAL-ADXL375Z

VIO

GND

CS

VS

SCL

SDA

SDO

INT1

INT2

J1

J2

11748-

002

11748-

001

SDO/
ALT ADDRESS

V

DD I/O

GND

V

S

13

12

11

10

9

8

1

2

3

4

+x

+y

+z

5

6

14

7

CS

ADXL375

TOP VIEW

(Not to Scale)

SDA/SDI/SDIO

INT2

INT1

SCL/SCLK

C1

0.1µF

C3

0.1µF

C2

10µF

Отзывы: