ADT ADZBT1 HP, Руководство пользователя

Страница: 12 / 17

12/17
アドバンスデザインテクノロジー株式会社
ADZBT1HP Hardware User Manual
3.9 User I/O
User I/O
として、裏面に
J1
：
67Pin
、
J2
：
66Pin
を実装します。
J1
（裏面
67Pin
） コネクタ型番：
FX10A-100P/10-SV1
（
Hirose
）
J2
（裏面
66Pin
） コネクタ型番：
FX10A-100P/10-SV1
（
Hirose
）
Pin
アサインを以下に示します。
■
J1
コネクタ：
J1
コネク
タ
FPGA J1
コネク
タ
FPGA
Pin
番
号
Pin
番
号
Port
名
Pin
番号
Pin
番号
Port
名
1
―
+3.3V 2
―
+3.3V
3
―
+3.3V 4
―
+3.3V
5
―
+3.3V 6
―
+3.3V
7
―
+3.3V 8
―
+3.3V
9
―
GND 10
―
GND
11 A10 PS_MIO37 (OTG_data5) 12 A12 PS_MIO34 (OTG_data2)
13 A11 PS_MIO36 (OTG_clk) 14 B13 PS_MIO50 (ETH Interrupt)
15
―
GND 16
―
GND
17 B9 PS_MIO51 (ETH PHY Reset) 18 A14 PS_MIO32 (OTG_data0)
19 C18 PS_MIO39 (OTG_data7) 20 C16 PS_MIO28 (OTG_data4)
21
―
GND 22
―
GND
23 F12 PS_MIO35 (OTG_data3) 24 E16 PS_MIO31 (OTG nxt)
25 C15 PS_MIO30 (OTG stp) 26 C13 PS_MIO29 (OTG dir)
27 D15 PS_MIO33 (OTG_data1) 28
―
GND