Philips Dvd 733, Service Manual, Page: 31 / 47

Electrical Diagrams 31 DVD733 /xx1 7.
MPEG Board 6018: Processor
DQMH
SENSE AMPLIFIERS
COMMAND
DECODE
CTRL
LOGIC
MODE REG
ADDRESS REGISTER
ROW
ADDR
MUX
LOGIC
CTRL
BANK
COLUMN
ADDR
COUNTER/
I/O GATING
DQM DATA LOGIC
READ DATA LATCH
WRITE DRIVERS
D
A
T
A
INPUT REGISTER
D
A
T
A
OUTPUT REGISTER
DQML
VDDQ VDD
NC
VSSQ VSS
LATCH
REFRESH
COUNTER
BANK0
ROW-
ADDR
LATCH &
DECODER
COLUMN
DEDCODER
BANK0
MEMORY
ARRAY
(4,096x256x16)
2130 A13
2131 I6
2132 I6
M1-22
M1-56
M2-61
M1-50
M1-51
0V
2V5
M1-20
BARE BOARD 3139 243 30661
M3-36
1V6
M1-8
M1-19
M1-45,M2-45
M1-3
3V3
0V
M2-43
3V3
3V3
0V
1V3
2115 H6
2116 H5
2117 H6
2118 H5
2119 H6
2120 G5
2121 H7
2137 I6
2139 G10
2142 F5
2143 H4
2145 G11
2150 G1
2313 G10
2129 I4
3V3
3V3
Display Board
M1-21
M1-20
M1-22
M2-54
M1-13
2135 I6
2136 I5
4V8
4V8
M1-38 2V3
3106 D1
3107 D1
3100 C1
3101 C1
M1-2
2V5
M3-35
M3-37
0V5
M3-34
0V
M1-11
M1-10
M3-30
M1-12
2V
M1-26
3V3
M2-40,M1-40
M2-41
0V
1V6
3110 D1
3111 D1
3135 F4
3137 I1
3138 I1
3139 I1
3140 F4
3141 G4
3142 F4
3119 F1
3120 G1
M1-14
M1-2
M1-15
3V3 3V3
M2-61
D
E
F
G
B
C
D
E
F
G
H
3133 F4
3134 F4
3170 G9
3171 G9
3172 A13
3173 E1
3143 F4
3144 G4
0V
M2-44
0V
M2-42
V
DC vtg measured in STOP-MODE
1 2 3 4
MPEG PROCESSOR
*
0V
0V
0V
0V
M2-58
3102 C1
3103 C1
2133 I6
2134 I5
0V
0V
0V
0V
0V
0V
0V
T
o
1104 of
*
3175 A12
3176 B12
M2-72
M1-23
M1-24
M1-19
M1-17
1149 H1
1150 B1
1151 B1
1152 G4
M1-12
1 2 3 4
H
I
1148 H1 12 13 14
M1-4
0V5 M3-33
0V5
M1-23
* OPTION
M3-32
0V
M1-25
0V5
For Dev Evaluation
M3-31
3112 D1
From Emulator
M2-47 M1-46 M1-48
OPEN
0V5
M1-11
0V
0V
M2-61
M1-16
M1-1
3121 G1
3122 G1
M1-52
3151-D H6
3152-B G6
3153-D G7
3154-C H7
3154-D H7
5 6 7 8 9 10 11
3V3
M1-3
8
2100 C3
2101 H4
5 6 7
0V
M1-6
3123 G1
3124 G1
3125 G1
3126 H1
3127 H1
3128 I2
3130 E5
3108 D1
3109 D1
M1-45
M1-46
1V6
3113 E1
3114 E1
3115 E1
3116 F1
3117 F1
3118 F1
3104 C1
3105 C1
3V3 3V3
0V5
M1-53
3V3
M1-50,M2-50
3V3
3V3
4109 B3
4110 B1
5100 G10
5101 G5
3165 H7
3169 G9
*
2106 H3
3163 H7
3131 E5
3132 E4
T
O/FR
OM A
T
API
ENGINE
M1-15
M1-16
M2-57
0V
2V3
M1-7
M1-5
M1-18
2102 H5
2104 H3
2105 H3
2108 H3
2109 E12
2110 H4
2111 H4
2112 H4
2113 H4
2114 H5
9 10 11
3V3
M1-49,M2-49
M1-5
3V3
5V
0V
M1-6
M1-10
M1-7
M1-9
M1-8
M1-24
M1-51
4101 B8
4102 A3
4108 B3
M1-26
M1-25
*
M1-52
M1-49
1V
0V M1-18
3177 G5
4100 B8
M1-21
M1-38
M1-48
M1-53
M2-73
*
2107 H2
M2-38
M1-9
M2-71
*
M1-14
M1-13
M1-17
3V3 3V3 4V8
*
M1-1
3V3
4V6 3V3 0V
M1-4
ESS6018F
M29W400BT-55N1
12 13 14
A
2122 H6
2123 I4
2124 I3
2125 I3
2126 I4
2127 I3
2128 I4
I
A
B
C
M1-56
5102 G4
5104 A11
*
1151
1
2
3
4
3116 47R
3100
47R
220n
2100
VCC_2V5
1152
27M
HC-49/U
1n0
2143
3105
VCC_3V3
47R
4K7
3137
I101 I100
2313
100n
3133
4K7
100n
2134
100n
2113
+5VD
47R
3109
2116
100n
2124
100n
2142
VCC_3V3
+5VD
3108
47R
100n
2118
15
VCC
37
VSS1
27
VSS2
46
WE_
11
5104
2u2
41
DQ14
43
DQ15|A-1
45
DQ2
33
DQ3
35
DQ4
38
DQ5
40
DQ6
42
DQ7
44
DQ8
30
DQ9
32
NC2
10
NC3
13
NC4
14
OE_
28
RESET_
12
RY|BY_
9
A2
23
A3
22
A4
21
A5
20
A6
19
A7
18
A8
8
A9
7
BYTE_
47
CE_
26
DQ0
29
DQ1
31
DQ10
34
DQ11
36
DQ12
39
DQ13
7100
A0
25
A1
24
A10
6
A11
5
A12
4
A13
3
A14
2
A15
1
A16
48
A17
17
A18
16
A19
VCC_3V3_V
2u2
5105
3144
3175
4K7
2105
100n
4110
100n
2132
2114
100n
3122
47R
47R 3117
4108
5102
3u3
4109
100n
2115
47R
3101
100n
2135
3138
4K7
100n
2129
VCC_2V5_V
1149
1
2
3
4
5
3132
4K7
3154-D
33R 33R
3163
3126
47R
4K7
3172
100n
2106
3118 47R
4K7
3131
VCC_3V3
1148
1
2
3
4
5
100n 2139
+5VD
3112
47R
38
39
4
40
5
6
7
8
9
23
24
25
26
27
28
29
3
30
31
32
33
34
35
36
37
1
10
11
12
13
14
15
16
17
18
19
2
20
21
22
1150
3142
4K7
3135
3106
47R
VCC_3V3
47R
3113
3114
47R
2145
2120
100n
2104
220n
4101
VSS_7
76
VSS_8
84
VSS_9
118
VSYNC#|CAMYUV6
49
XIN
50
XOUT
106
YUV_0|CAMYUV2
107
YUV_1|VREF
108
YUV_2|CDAC
109
YUV_3|COMP
110
YUV_4|RSET
113
YUV_5|YDAC
114
YUV_6|YDAC
115
YUV_7|CAMYUV3
VSS_15
147
VSS_16
156
VSS_17
163
VSS_18
171
VSS_19
17
VSS_2
177
VSS_20
184
VSS_21
192
VSS_22
200
VSS_23
208
VSS_24
26
VSS_3
34
VSS_4
VSS_5
43
60
VSS_6
67
201
VC33_17
18
VC33_2
27
VC33_3
59
VC33_4
68
VC33_5
75
VC33_6
92
VC33_7
99
VC33_8
104
VC33_9
8
VSS_1
91
VSS_10
98
VSS_11 VSS_12
103
120
VSS_13
129
VSS_14
138
9
VC25_1
35
VC25_2
44
VC25_3
83
VC25_4
121
VC25_5
139
VC25_6
172
VC25_7
1
VC33_1
130
VC33_10
148
VC33_11
157
VC33_12 VC33_13
159 164
VC33_14
183
VC33_15
193
VC33_16
47
RBCK
24
RESET#
45
RSD
46
RWS
41
SPDIF|SEL_PLL3
40
TBCK
29
TDMCLK
28
TDMDR
30
TDMFS
31
TDMSC#
25
TDMX|RSEL
TSD0|SEL_PLL0
33
36
TSD1|SEL_PLL2
37
TSD2
38
TSD3
32
TWS
197
LD15
180
LD2
181
LD3
182
LD4
185
LD5
186
LD6
187
LD7
188
LD8
189
LD9
170
LOE#
199
L
WRHL#
L
WRLL#
198
39
MCLK
42
NC
116
PCLK2XSCN|CAMYUV4
117
PCLKQSCN|CAMYUV5
3
LA5
4
LA6
5
LA7
6
LA8
7
LA9
173
LCS0#
174
LCS1#
175
LCS2#
176
LCS3#
178
LD0
179
LD1
LD10
190 191
LD11
194
LD12
195
LD13
196
LD14
205
LA1
10
LA10
11
LA11
12
LA12
13
LA13
14
LA14
15
LA15
16
LA16
19
LA17
20
LA18
21
LA19
LA2
206
22
LA20
23
LA21
207
LA3
2
LA4
126
HD4|DC4
127
HD5|DC5
128
HD6|DC6
131
HD7|DC7
132
HD8|DCI_FDS
133
HD9|EAUX2_1
151
HIOCS16#|EAUX3_4
146
HIORDY|EAUX3_3
144
HIRQ|DCI_ERR#
150
HRD#|DCI_ACK#
143
HRDQ#|EAUX4_0
HRST#|EAUX3_5
145
119
HSYNC#|CAMYUV7
149
HWR#|DCI_CLK#
142
HWRQ#|DCI_REQ#
204
LA0
71
D
WE#
154
HA0|EAUX4_2
155
HA1|EAUX4_3
158
HA2|EA
UX4_4
152
HCS1FX#|EAUX3_7
153
HCS3FX#|EAUX3_6
122
HD0|DC0
134
HD10|EAUX2_2
135
HD11|EAUX2_3
136
HD12|EAUX2_4
137
HD13|EAUX2_5
HD14|EAUX2_6
140
141
HD15|EAUX2_7
123
HD1|DC1
124
HD2|DC2
125
HD3|DC3
65
DMA10
66
DMA11
55
DMA2
56
DMA3
57
DMA4
58
DMA5
61
DMA6
62
DMA7
63
DMA8
64
DMA9
70
DOE#|DSCK_EN DQM
101
72
DRAS0#
73
DRAS1#|DBANKSEL0
74
DRAS2#|DBANKSEL1
102
DSCK
96
DB15
79
DB2
80
DB3
81
DB4
82
DB5
85
DB6
86
DB7
87
DB8
88
DB9
69
DCAS#
DCLK
105
100
DCS0#
97
DCS1#
53
DMA0
54
DMA1
A
UX5
168
A
UX6
169
A
UX7
51
AVCC|PLL
111
AVCC|VDAC
52
AVSS|PLL
112
AVSS|VDAC
202
CAMYUV0
203
CAMYUV1
77
DB0 DB1
78 89
DB10
90
DB11
93
DB12
94
DB13
95
DB14
7101
APLLCAP
48
160
A
UX0
161
A
UX1
162
A
UX2|IO
W#
165
A
UX3|IOR#
166
A
UX4
167
3110
47R
4102
2136
100n
3151-D
10R
M24C01
7103
E0
1
E1
2
E2
3
SCL
6
SDA
5
VCC
8
VSS
4
WC_
7
+5VD
+5VD
2u2
5100
47R
3125
100n
2112
220n
2130
33R
3170
3140
4K7
2150
2101
22p
+5VD
5101
2u2
47R
3103
100n
2125
+5VD
2122
100n
33K
3128
100n
2121
100n
2110
3169
33R
3143
2117
100n
3124
47R
2131
100n
3171
33R
47R
3115
4K7 3120
2107
100n
1M
3141
47R
3123
2123
100n
3173
3130
220R
3177
3176
4K7
10R
100n
100n
2128
2108
3152-B
10R
15p
2109
33R
3165
4K7
3139
3134
47R
3121
3104
47R
+5VD
4100
3102
47R
+5VD
100n
2137
22p
2102
VCC_3V3_V
47R
3107
VCC_3V3
VCC_2V5_V
2126
100n
WE_ 16
1 14 27 3 9 43 49
28 41 54 6 12 46 52
DQ13 50
DQ14 51
DQ15 53
DQ2 5
DQ3 7
DQ4 8
DQ5 10
DQ6 11
DQ7 13
42 DQ8
DQ9 44
DQMH 39
DQML 15
36 40
RAS_ 18
A5 30
A6 31
A7 32
A8 33
A9 34
BA0 20
BA1 21
CAS_ 17
CKE 37
38 CLK
CS_ 19
DQ0 2
DQ1 4
DQ10 45
DQ11 47
DQ12 48
MT48LC4M16A2TG
7102
23 A0
A1 24
A10 22
A11 35
A2 25
A3 26
A4 29
2127
100n
3119 4K7
47R
3127
47R
3111
100n
2119
3154-C
33R
2111
100n
3153-D
+5VD
G_OUT
CVBS_OUT
CAMIN3
B_OUT
V_REF
R_OUT
RSET
2133
100n
HD(7)
HD(6)
HD(5)
HD(4)
HD(3)
HD(2)
HD(1)
HD(0)
R
OM_WE
ROM_WE
LCS2 LCS3
HD(15)
HD(14)
HD(13)
HD(2)
HD(1)
HD(0)
CLK_27M
SDA
SCL
KILL
S0
COMP
CLK_27M
HRST
DAC_CS
S1
HIRQ
HIORDY
HCS3
HCS1
HIOCS16
HWR
HRD
HRST
HA(2)
HA(0)
HA(1)
HD(15)
HD(14)
HD(13)
HD(12)
HD(11)
HD(10)
HD(9)
HD(8)
LD(12)
LD(13)
LD(14)
LA(0)
LD(2)
LD(3)
LD(4)
LD(5)
LD(6)
LD(7)
LD(8)
LD(9)
LA(20)
CKE CAS BANK1 WE
VFD_CS
VFD_CLK
VFD_DATA
LCS2
IR
LA(21)
RESET
PCM_LRCLK
SPDIF
PCM_DATA0
CLK
DMA(8)
ROM_WE
R
OM_CE
ROM_CE
LD(0)
LD(1)
LD(10)
LD(11)
DB(9) DB(10) DB(11) DB(12) DB(13) DB(14) DB(15)
HD(3)
HD(4)
HD(5)
HD(6)
HD(7)
HD(8)
HD(9)
HD(10)
HD(11)
HD(12)
HWR
HRD
HIORDY
HIRQ
HA(1)
HA(0)
HA(2)
HCS1
HCS3
HIOCS16
LA(18)
SPDIF
PCM_BCK
PCM_DATA0
PCM_LRCLK
DB(0) DB(1) DB(2) DB(3) DB(4) DB(5) DB(6) DB(7) DB(8)
LA(18)
LA(19)
LA(2)
LA(20)
LA(21)
LA(3)
LA(4)
LA(5)
LA(6)
LA(7)
LA(8)
LA(9)
LD(0) LD(1)
LD(10) LD(11) LD(12) LD(13) LD(14) LD(15)
LD(2) LD(3) LD(4) LD(5) LD(6) LD(7) LD(8) LD(9)
R
OM_OE
PCM_CLK
RESET
PO
WER_ON
VFD_CS
VFD_CLK
CS0 DMA(0) DMA(1) DMA(10) DMA(11) DMA(2) DMA(3) DMA(4) DMA(5) DMA(6) DMA(7) DMA(9) DQMX RAS0 BANK0 CLK
SCART1
SCART0
LA(0) LA(1)
LA(10)
LA(11)
LA(12)
LA(13)
LA(14)
LA(15)
LA(16)
LA(17)
DB(9)
DQMX
RAS0
WE
LA(1)
LA(2)
LA(11)
LA(12)
LA(13)
LA(14)
LA(15)
LA(16)
LA(17)
LA(18)
LA(19)
LA(3)
LA(4)
LA(5)
LA(6)
LA(7)
LA(8)
LA(9)
LA(10)
ROM_OE
RESET
SD
A
SCL
VFD_D
A
T
A
D
A
C_CS
IR
DMA(0)
DMA(1)
DMA(10)
DMA(11)
DMA(2)
DMA(3)
DMA(4)
DMA(5)
DMA(6)
DMA(7)
DMA(8)
DMA(9)
BANK0
BANK1
CAS
CKE
CS0
DB(0)
DB(1)
DB(10)
DB(11)
DB(12)
DB(13)
DB(14)
DB(15)
DB(2)
DB(3)
DB(4)
DB(5)
DB(6)
DB(7)
DB(8)
CL 26532068_028.eps
311002
S7
S1
S2
S1
S2
S7
1
ch1: freq= 108MHz
1
1
2
T
ch1
ch1
ch1
ch2
2V / div DC
50ns / div
1V / div DC
10ns / div
2V / div DC
20ms / div