Circuit Diagrams and PWB Layouts
10.
DC/DC
1
8
770_524_10011
8
.ep
s
10011
8
DC/DC
B0
3
E
B0
3
E
2009-10-22
4
8
204 000
8
951
DC/DC
GND
VIN
H
S
P
A
INH
S
YNC
S
W
VFB
A
S
W
COM
OUT
IN
GND
VIN
H
S
P
A
INH
S
YNC
S
W
VFB
A
S
W
COM
OUT
IN
VIA
VIA
5UD0 A2
5UD1 A5
5UD2 C5
5UD
3
C2
6UD0 A6
6UD1 E4
7U05-1 B7
7U05-2 D7
7UD0-1 A4
7UD0-2 B4
7UD1-1 C4
7UD1-2 D4
IU2
8
D
8
IUD0 A2
IUD1 C2
3
UD2 B6
3
UD
3
D5
3
UD4 D5
8
1
2
(
∗∗
)
8
A
B
C
D
3
UD5 D5
NOT FOR 5000
S
ERIE
S
IUD2 D5
IUD
3
A5
IUD4 C5
IUD5 E4
IUD6 B6
IUD7 A5
2UE1 D5
2UE2 D6
2UE
3
D6
∗
F
2U27 B
8
2U2
8
D
8
2UD0 A2
2UD1 A2
7UD2 E5
7UD
3
F5
FUD2 C5
FUD
3
A7
IU27 B
8
∗
2
3
4
5
6
7
3
4
5
6
7
2UD6 B6
2UD7 B6
2UD
8
C2
2UD9 C2
2UE0 C
3
C
D
E
∗
2UD4 B5
(
∗
)
2UD2 A
3
2UD
3
B
3
2UE4 D6
2UE5 E4
2UE6 E6
2UE7 F4
2UE
8
F5
2UE9 B
8
3
U06 B
8
3
U07 D
8
3
UD0 B5
3
UD1 B5
A
B
1
FOR 5000
S
ERIE
S
ONLY
E
F
100n
2U2
8
RE
S
2UD5 B5
+5V
+1V1
16V
220
u
2UD6
16V
22
u
2UE6
2UE4
220
u
16V
IUD2
100n
2UE5
IUD4
IUD1
2UD4
IUD
3
22
u
3
5
1
6
4
9
2
8
7
7UD0-1
S
T1
S
10PH
1n0
2UD
3
+12V
RE
S
10
u
2UD0
10
u
2UD9
+12V
6UD0
SS3
6
4n7
2UE1
3
UD
3
100K
1
%
IUD7
RE
S
5
3
4
BC
8
47B
S
(COL)
7U05-2
33
K
3
UD1
1
%
+
3
V
3
22
u
2UE2
FUD2
3
0R
5UD
3
S
1D
6UD1
1
3
2
7UD2
LD1117DT25
2UE7
100n
+5V
RE
S
22
u
2UE9
3u
6
5UD2
3
UD4
1M0
2UE
8
22
u
16V
IUD5
3
U07
RE
S
120K
3
UD2
10K
1
%
+1V1
3
UD5
33
K
3
U06
10K
RE
S
RE
S
2U27
100n
+2V5
14
15
2UD
8
10
u
7UD0-2
10
11
12
1
3
7UD1-2
S
T1
S
10PH
10
11
12
1
3
14
15
S
T1
S
10PH
+5V5-TUN
10
u
2UD2
2UD1
10
u
2UD5
22
u
IUD6
2UE
3
22
u
3
0R
1
3
2
5UD0
+
3
V
3
7UD
3
LD1117DT
33
4n7
2UD7
5UD1
3u
6
IU2
8
2
6
1
IU27
BC
8
47B
S
(COL)
7U05-1
RE
S
FUD
3
6
2UE0
10
u
4
9
2
8
7
3
5
1
1
%
S
T1
S
10PH
7UD1-1
3
UD0
6
8
K
IUD0
ENABLE-
3
V
3
-5V
ENABLE-
3
V
3
-5V