Intel CELERON PROCESSOR P4505 - ADDENDUM, Datasheet

Page: 29 / 139

Processor Ball and Signal Information
29
323178-003
Figure 6. Intel
®
Core
TM
i7-660UE, i7-620LE/UE, i7-610E, i5-520E, i3-330E and Intel
®
Celeron
®
Processor P4505, U3405 Series Ballmap
(Top View, Upper-Right Quadrant)
35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1
SB_CK#[
0]
SM_RCO
MP[0]
SB_MA[4
]
SB_MA[2
]
SB_MA[8
]
SB_MA[1
4]
SB_BS[2
]
SB_DQ[2
6]
SB_DQ[3
0]
SB_DQ[2
9]
SB_DQ[2
2]
SB_DQ[1
9]
SB_DQS
[2]
SB_DQ[2
0]
SB_DQ[1
5]
RSVD_N
CTF
RSVD_N
CTF
DC_TES
T_BV5
DC_TES
T_BV3
DC_TES
T_BV1
BV
SA_DQ[6
7]
SB_CK[0
]
VSS
SB_MA[3
]
SB_DQ[7
1]
SB_MA[1
1]
VSS
SB_MA[1
5]
VSS
SB_DQ[2
5]
VSS
SB_DQ[2
3]
VSS
SB_DQS
#[2]
VSS
SB_DQ[1
4]
VSS
BU
SB_MA[0
]
SB_MA[5
]
SB_MA[6
]
SB_MA[1
2]
SB_MA[9
]
SB_CKE[
0]
SB_CKE[
1]
SB_DQ[2
7]
SB_DQ[3
1]
SB_DQS
#[3]
SB_DQS
[3]
SB_DQ[1
8]
SB_DM[2
]
SB_DQ[1
7]
RSVD_N
CTF
DC_TES
T_BT3
DC_TES
T_BT1
BT
SB_DQ[1
6]
SB_DQ[1
1]
SB_DQ[1
0]
RSVD_N
CTF
VSS
DC_TES
T_BR1
BR
SA_CK#[
0]
SA_MA[1
]
SB_MA[1
]
SB_MA[7
]
SB_DM[3
]
SB_DQ[2
8]
SB_DQ[2
4]
SB_DQ[2
1]
BP
SA_MA[5
]
SA_MA[8
]
SA_MA[1
4]
SA_MA[1
5]
SA_DM[3
]
SA_DQS[
3]
SA_DQ[2
4]
SA_DQ[1
6]
SA_DQS
#[2]
SA_DQ[2
0]
SA_DQ[1
7]
SA_DQ[1
5]
VSS
SB_DQS
#[1]
VSS
BN
SA_CK[0
]
VSS
SB_DQ[6
7]
VSS VSS
SA_DM[2
]
SB_DQS
[1]
BM
SB_DQ[7
0]
VSS
SA_DQS
#[3]
VSS
SA_DQS[
2]
SB_DM[1
]
VSS
BL
VSS
SA_MA[6
]
SA_DQ[2
6]
SA_CKE[
1]
SA_DQ[2
3]
SA_DQ[2
2]
VSS
SA_DQ[2
1]
SA_DQ[1
4]
SA_DM[1
]
SB_DQ[1
3]
BK
SA_MA[7
]
SA_MA[1
2]
VSS
SA_DQ[2
8]
SM_DRA
MRST#
SA_DQ[1
0]
VSS
SA_DQS
#[1]
SA_DQS[
1]
SB_DQ[1
2]
VSS
BJ
SA_MA[1
0]
SB_DQ[6
6]
SA_MA[1
1]
SA_DQ[6
9]
SA_DQ[2
7]
VSS
SA_DQ[2
9]
VSS
SA_DQ[1
8]
VSS
SA_DQ[1
1]
SB_DQ[7
]
BH
SA_MA[3
]
SA_MA[4
]
SA_DQ[3
1]
SA_DQ[3
0]
SA_DQ[1
9]
SA_DQ[2
5]
SB_DQ[8
]
SB_DQ[9
]
BG
VSS
SA_MA[9
]
SA_BS[2] SA_CKE[
0]
VDDQ VDDQ VSS
SA_DQ[9
]
SA_DQ[1
2]
VSS
SA_DQ[1
3]
SB_DQ[6
]
BF
SA_DQ[8
]
VSS
SA_DQ[7
]
SA_DQ[6
]
SB_DQ[3
]
SB_DQS
#[0]
VSS
BE
VDDQ
SA_DQS[
8]
SA_DQS
#[8]
SA_DQ[6
4]
SA_DQ[6
5]
SA_DQ[6
8]
SB_DQ[6
5]
SB_DQ[6
9]
SB_DQ[6
4]
SB_DQS
[8]
SB_DQS
#[8]
VDDQ VSS
SB_DQS
[0]
SB_DQ[2
]
BD
SB_DQ[5
]
BC
VDDQ VDDQ VDDQ VDDQ VDDQ VDDQ VDDQ VDDQ VDDQ VDDQ VDDQ VDDQ VDDQ_C
K
VDDQ_C
K
SA_DM[0
]
SA_DQ[3
]
VSS
SA_DQ[2
]
SB_DM[0
]
VSS
BB
SB_DQ[0
]
BA
VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VTT0 VSS
SA_DQS[
0]
SA_DQS
#[0]
VSS
SB_DQ[4
]
AY
VTT0 VTT0
VTT0_D
DR
VTT0_D
DR
VTT0_D
DR
VTT0_D
DR
VTT0_D
DR
VTT0_D
DR
VTT0_D
DR
VTT0_D
DR
VTT0_D
DR
VTT0_D
DR
VTT0 VTT0
SB_DQ[1
]
AW
VSS
SA_DQ[4
]
SA_DQ[5
]
RSVD VSS
AV
VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VTT0 VSS RSVD
RSVD_T
P
AU
VSS
SA_DQ[0
]
SA_DQ[1
]
CFG[6]
AT
VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VTT0 VSS VSS
AR
RSVD_T
P
AP
VTT0 VTT0 VAXG VAXG VAXG VAXG VAXG VAXG VAXG VAXG VTT0 VTT0 VTT0 VTT0 VTT0
RSVD_T
P
VSS VSS
VTT_SE
LECT
AN
VTT0 VSS
VCCPW
RGOOD
1
SM_DRA
MPWRO
K
CFG[1]
AM
VSS VSS VAXG VAXG VAXG VAXG VAXG VAXG VAXG VAXG VTT0 VTT0 VTT0 VTT0 CFG[0] VSS
AL
VTT0 VTT0 VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VAXG VAXG BCLK # BCLK CFG[4] CFG[3] CFG[2]
AK
VAXG CFG[5]
AJ
VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VAXG VAXG VSS CFG[10]
AH
VSS CFG[7] VSS CFG[9]
AG
VTT0 VTT0 VTT0 VTT0 VAXG VAXG VAXG VAXG VAXG VAXG VAXG VAXG VAXG
VAXG_S
ENSE
VSSAXG
_SENSE
CFG[15] CFG[16] CFG[8] VSS
AF
CFG[13]
AE
VTT0 VTT0 VTT0 VTT0 VAXG VAXG VAXG VAXG VAXG VAXG VAXG VTT1 VTT1 VTT1 VSS CFG[14]
AD
VSS
FDI_FSY FDI_FSY
VSS CFG[12] CFG[11] VSS
AC