AOC envision L37W431, Service Manual

Page: 45 / 87

37’’ LCD TV Envision L37W431
45
MD16
DDQS2
MD7
DQ3
MD3
R304 15
Each MD trace must be equal length.
Each DQS trace must be equal
length.
MA
0
TP301
TP_T_C30
715T1814-1
DQ2
RN301 22 1/16W
1
2
3
4
8
7
6
5
C314
0.1uF
C302
0.1uF
R305 15
DQ31
MD18
MD17
TP307
TP_T_C30
DQ14
DQM0
MCLK0# 3
DQ1
DQ7
DQ26
MD13
MD11
MD22
4M x 32 DDR
FBGA 144
U301
EM6A9320BI
L1
0
L1
1
M1
1
A1
M12 L12
M1 L1 K1 K2
A10
C3
C4
C5
C8
C9
C10
D5
D8
K4 K9 J5 J6
B2
B4
B6
B7
B9
B11
D2
D11
E3
F3
L4 M3
A7
B8
A8
A9
B12
C11
C12
D12
A6
B5
A5
A4
B1
C2
C1
D1
E11
E12
F11
F12
H11
H12
J11
J12
A11
G11
E2
E1
F2
F1
H2
H1
J1
J2
A2
G2
K5 L7 M1
0
M9 M8 L8 M7 M6 L5 M5 M4
G12 G1
A12
H3
J3
E10
F10
H10
J10
E9
F4
F9
G4
G9
H4
J4
A3
E4
J9
H9
J7 J8 D4 D6 D7 D9 H8 H7 H6 H5 G8 G7 G6 G5 F8 F7 F6 F5 E8 E7 E6 E5
L9 K8 L6 B3 G3 L2 M2 L3 K1
1
K1
2
G1
0
B1
0
K3 K6 K7 K1
0
D3 D1
0
C6 C7
CK CK
#
CK
E
DQS0
VREF MCL
CS
#
RA
S
#
CA
S
#
WE
#
VSSQ
VSSQ
VSSQ
VSSQ
VSSQ
VSSQ
VSSQ
VSSQ
VSSQ
VS
S
VS
S
VS
S
VS
S
VDDQ
VDDQ
VDDQ
VDDQ
VDDQ
VDDQ
VDDQ
VDDQ
VDDQ
VDDQ
BA
1
BA
0
DQ31
DQ30
DQ29
DQ28
DQ27
DQ26
DQ25
DQ24
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ15
DQ14
DQ13
DQ12
DQ11
DQ10
DQ9
DQ8
DM3
DM1
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DM0
DM2
A1
0
A9
A
8_A
P
A7 A6 A5 A4 A3 A2 A1 A0
DQS1 DQS2
DQS3
VDDQ
VDDQ
VDDQ
VDDQ
VDDQ
VDDQ
VSSQ
VSSQ
VSSQ
VSSQ
VSSQ
VSSQ
VSSQ
VSSQ
VSSQ
VSSQ
VSSQ
VS
S
VS
S
VS
S
VS
S
VS
S
VS
S
VS
S
VS
S
VS
S
VS
S
VS
S
VS
S
VS
S
VS
S
VS
S
VS
S
VS
S
VS
S
VS
S
VS
S
VS
S
VS
S
RF
U2
RF
U3
A1
1
NC
_B
3
NC_
G
3
NC
_
L2
NC_
M2
NC
_
L3
NC_
K
11
NC_
K
12
NC_
G
10
NC_
B
10
VD
D
VD
D
VD
D
VD
D
VD
D
VD
D
VD
D
VD
D
VDDM
MD4
MD5
C306
0.01uF
DQ27
MD0
RAS#
B
SVP-EX_DDR
AOC (Top Victory) Electronics Co., Ltd.
B
5
11 Thursday , September 14, 2006
Title
Size Document Number Rev
Date: Sheet of
DQ11
RN308 22 1/16W
1
2
3
4
8
7
6
5
MD23
MD25
C307
0.01uF
DQS0
DDQS3
DQ22
RN302 22 1/16W
1
2
3
4
8
7
6
5
DQ4
MA
2
DDQS1
MCLK0#
MA
5
MA[0..11] 3
DQ10
C315
0.01uF
MA
11
MD24
MD26
WE# 3
DQ16
RN306 22 1/16W
1
2
3
4
8
7
6
5
DQ15
VDDMQ
MD27
WE#
C312
0.0047uF
C303
0.1uF
DQ13
DDR VDDMQ / VDDM de-caps
DQ20
DQ29
DQ25
C305
0.1uF
MD19
MCLK0#
MA
4
TP308
TP_T_C30
MD10
DQ25
DQ0
DQ12
DDQS0
DDQS0
R303 15
DQ29
DQ14
TP306
TP_T_C30
DQ24
DQ0
R306 15
Test pads for DDR
CS0# 3
DQ22
MCLK0
TP310
TP_T_C30
MCLK0 3
DQ2
CAS# 3
DQS[0..3] 3
MA
9
DQ15
MD28
DQ16
DQM3
MA
6
DQ17
C304
0.1uF
C311
0.0047uF
DQ30
DQS2
MCLK0
DQ21
TP303
TP_T_C30
DQ13 DQ18
RN303 22 1/16W
1
2
3
4
8
7
6
5
C308
0.01uF
MD29
MD12
C310
0.01uF
BA0 3
MA
8
DQ12
TP305
TP_T_C30
MA
3
C313
0.1uF
DQ6
MD1
DQ26
CAS#
MD30
R302
51 1/16W
RN304 22 1/16W
1
2
3
4
8
7
6
5
TP302
TP_T_C30
DQ11
DQ8
TP300
TP_T_C30
MVREF 3
DQ7
MD15
MD14
MD9
MCLK0
DQ5
DQ28
DQM[0..3] 3
DQ10
MA
7
VDDM
MD6
DQ24
MD20
DQ31
DQ27
MD8
DQM2
DQM0
DQ21
DQ23
DQ9
DDQS3
DQ1
R307
1K 1/16W
DQ30
RN307 22 1/16W
1
2
3
4
8
7
6
5
R308
1K 1/16W
VDDMQ
TP309
TP_T_C30
DQM1
DQ23
DDQS0
MD31
MA
1
DDQS2
DQ19
DQ8
DQS3
MD[0..31] 3
C301 0.01uF
MEMORY DECOUPLING SCHEME
VDDMQ
DQ6
DQ5
DQ9
DQ23
BA1 3
CLKE 3
DQ20
DQ18
TP304
TP_T_C30
DQ28
DQ4
MD21
R301
51 1/16W
RN305 22 1/16W
1
2
3
4
8
7
6
5
DDQS1
MA
10
DQ17
DQ19
RAS# 3
DQS1
C309
0.01uF
DQ3
MD2
CS0#